



基于SCA的切伦科夫望远镜原型电子学的设计与测试

闫柳江 赵雷 秦家军 顾金亮 严雄波 李镇言 安琪

Design and Testing of Cherenkov Telescope Readout Electronics Prototype Based on Switched Capacitor Array

YAN Liujiang, ZHAO Lei, QIN Jiajun, GU Jinliang, YAN Xiongbo, LI Zhenyan, AN Qi

在线阅读 View online: <https://doi.org/10.11804/NuclPhysRev.40.2022035>

引用格式:

闫柳江, 赵雷, 秦家军, 顾金亮, 严雄波, 李镇言, 安琪. 基于SCA的切伦科夫望远镜原型电子学的设计与测试[J]. *原子核物理评论*, 2023, 40(2):221–228. doi: 10.11804/NuclPhysRev.40.2022035

YAN Liujiang, ZHAO Lei, QIN Jiajun, GU Jinliang, YAN Xiongbo, LI Zhenyan, AN Qi. Design and Testing of Cherenkov Telescope Readout Electronics Prototype Based on Switched Capacitor Array[J]. *Nuclear Physics Review*, 2023, 40(2):221–228. doi: 10.11804/NuclPhysRev.40.2022035

您可能感兴趣的其他文章

Articles you may be interested in

基于开关电容阵列ASIC芯片的多通道波形数字化系统设计

Multi-channel Waveform Digitization System Utilizing Switched Capacitor Array ASICs

原子核物理评论. 2017, 34(4): 755–761 <https://doi.org/10.11804/NuclPhysRev.34.04.755>

LHAASO WCDA前端芯片批量测试系统的设计

Design of Front-end Chip Batch Test System for LHAASO WCDA

原子核物理评论. 2020, 37(2): 191–198 <https://doi.org/10.11804/NuclPhysRev.37.2020024>

用于SCA ASIC测试的数字读出模块设计

Design of a Digital Readout Module for SCA ASIC Testing

原子核物理评论. 2020, 37(1): 74–81 <https://doi.org/10.11804/NuclPhysRev.37.2019025>

用于波形数字化的JESD204B高速接口设计

Design of JESD204B High Speed Interface for Waveform Digitization

原子核物理评论. 2017, 34(4): 745–754 <https://doi.org/10.11804/NuclPhysRev.34.04.745>

Back-n波形数字化模块的数据实时读出方法

Real-time Readout Method of Waveform Digitizing Module at Back-n

原子核物理评论. 2018, 35(2): 159–164 <https://doi.org/10.11804/NuclPhysRev.35.02.159>

高重频束流采集处理器原型样机的设计

Design of High-repetition-rate Beam Sampling Processor Prototype

原子核物理评论. 2021, 38(4): 402–409 <https://doi.org/10.11804/NuclPhysRev.38.2021020>

文章编号: 1007-4627(2023)02-0221-08

基于SCA的切伦科夫望远镜原型电子学的设计与测试

闫柳江^{1,2}, 赵雷^{1,2,†}, 秦家军^{1,2}, 顾金亮^{1,2}, 严雄波^{3,4}, 李镇言^{1,2}, 安琪^{1,2}

(1. 中国科学技术大学核探测与核电子学国家重点实验室, 合肥 230026;

2. 中国科学技术大学近代物理系, 合肥 230026;

3. 中国科学院高能物理研究所, 北京 100049;

4. 中国科学院大学物理科学学院, 北京 100049)

摘要: 面向成像大气切伦科夫望远镜系统中使用硅光电倍增管(SiPM)探测器对宇宙线信号进行探测的需求, 基于开关电容阵列(Switched Capacitor Array, SCA)波形数字化技术结合多增益处理技术, 设计了相应的前端读出电子学系统原型, 实现了在大动态范围内对SiPM探测器信号的读出, 并根据信号的全波形信息完成了对信号的时间及电荷测量。本工作在介绍电子学系统原型设计方案和基本结构的基础上, 对其进行了测试, 检验了其各项性能指标。初步测试结果表明, 该电子学系统原型在5~8 000光子(Photon Electron, P.E.)动态范围内的时间测量精度好于800 ns RMS; 在5 P.E.处电荷测量精度好于30%; 在8 000 P.E.处电荷测量精度好于3%, 均满足应用需求。

关键词: 开关电容阵列; 波形数字化; 时间测量; 电荷测量

中图分类号: TN206

文献标志码: A

DOI: 10.11804/NuclPhysRev.40.2022035

0 引言

位于四川省稻城的“高海拔宇宙线观测站”(Large High Altitude Air Shower Observatory, LHAASO)现已实现全阵列运行, 其大视场和极高的能谱测量精度为寻找100 TeV光子源提供了强有力的保证, 并已取得突破性的研究进展^[1-2]。LHAASO的角分辨大约是 0.3° ^[3], 如果采用视场较小、但空间分辨更好的成像大气切伦科夫望远镜阵列(Imaging Atmospheric Cherenkov Telescopes, IACT)与之互为补充, 例如欧洲的成像大气切伦科夫望远镜大型阵列(CTA)计划^[4], 则可实现对伽马源的内部结构进行精细测量^[5-6], 也有助于对LHAASO观测到的超高能伽马源进行认证。在LHAASO实验中共有18台小型IACT, 硅光电倍增(Silicon Photomultiplier, SiPM)相机^[7]应用得非常成功, 但是LHAASO的小型IACT是面向测量宇宙线成分能谱设计的, 不是面向伽马天文观测设计的。因此, 在国内发展和H.E.S.S.^[8], MAGIC^[9], CTA等类似的面向伽马天文观测的IACT是必然的趋势。本文以此为背景, 针对面向伽马天文观测的IACT中使用SiPM探测器对宇宙线信

号进行探测的需求展开研究, 其目的为实现SiPM的信号读出, 在大动态范围内完成SiPM信号的高精度时间和电荷测量。

IACT对高能粒子在大气层内发生的簇射过程进行观测, 不同事件的簇射过程中簇射轴与IACT的距离不同, 导致SiPM探测器输出的信号存在形状上的不一致性, 图1给出了探测器输出的三类典型形状的波形。基于信号在形状和幅度的不一致性, 希望基于波形数字化技术对探测器输出信号进行读出, 完整获取该信号的全波形信息。对全波形信息进行数字信号处理, 进而获得精确的时间、电荷等信息, 从而为物理学实验提供高质量的物理分析数据。本文基于开关电容阵列(Switched Capacitor Array, SCA)波形数字化技术设计了读出电子学原型, 对探测器信号进行高速模拟采样, 并配合相对低速的模拟-数字变换器(Analog-to-Digital Converter, ADC)进行采样电平的量化, 从而实现高速波形数字化。这种架构相比于使用高速ADC直接采样, 具有功耗和复杂度更低、集成度更高的优势。

读出电子学系统的主要功能有两个: 一是测量SiPM探测器输出信号的电荷量, 确定高能粒子携带的

收稿日期: 2022-03-18; 修改日期: 2022-05-21

基金项目: 中国科学院青年创新促进会项目

作者简介: 闫柳江(1997-), 男, 河南开封人, 硕士研究生, 从事物理电子学研究; E-mail: ylj151x@mail.ustc.edu.cn

†通信作者: 赵雷, E-mail: zlei@ustc.edu.cn




图 1 探测器输出的典型波形形状 (在线彩图)

能量信息；二是记录探测器输出信号到达的时间信息，为重建高能粒子径迹提供参考。

探测器对电子学系统提出的核心指标，如表 1 所列。

系统指标	性能要求
电荷动态范围	5 ~ 8 000 P.E.
幅度动态范围	1.6 mV ~ 4 V
电荷测量精度 RMS	<30% @ 5 P.E. & <3% @ 8 000 P.E.
时间分辨 RMS	10 ns

1 读出电子学整体结构

读出电子学硬件电路主要分为三部分：模拟前端耦合电路、波形数字化电路、以及时钟电路。波形数字化后的信号将传输至现场可编程门阵列 (Field Programmable Gate Arrays, FPGA) 进行数字信号处理，计算提取其时间和电荷信息。读出电子学的结构框图如图 2 所示。各部分的主要功能将在后文介绍。




图 2 读出电子学系统结构框图 (在线彩图)

1.1 模拟前端耦合电路

模拟前端耦合电路的主要功能是实现输入模拟信号的电平转换和增益调节。由于 SCA 芯片的读出动态范围有限，为了实现大动态范围信号的电荷测量，读出电子学采用了分段测量的技术方案。每个 SiPM 探测器输出对应 1 个高增益波形 (High-Gain, HG) 数字化通道、1 个中增益 (Mid-Gain, MG) 波形数字化通道和 1 个低增益 (Low-Gain, LG) 波形数字化通道。三个不同增益的通道电路结构基本相同，分别实现 18.5 倍放大，2 倍放大和 4.8 倍衰减，测量不同幅度的探测器输出信号；不同增益的通道间存在一定的量程重叠 (Overlap 区域)，可互相作为电荷测量结果的参考。Overlap 区的范围分别为 3.3 倍和 3.4 倍，结合起来可以实现 2 500 倍幅度动态范围的信号测量，如图 3 所示。




图 3 模拟前端耦合电路量程示意图

为实现分段测量的读出方案，可以在前端放大电路完成信号的多增益处理。为此尝试了两种方案的前端耦合电路设计。第一种是使用运算放大器进行电压放大和扇出，完成增益调整；第二种是使用以 JUNO CC ASIC 为代表的具有电流扇出和增益功能的多路扇出芯片进行分流，从而实现输入信号的分段测量。JUNO CC 是一款为江门地下中微子实验观测站 (Jiangmen Underground Neutrino Observatory, JUNO) 实验 MCP-PMT 信号读出设计的高速、高带宽电流传输器 (Current Con-

veyor) 芯片, 可以同时输出 1 倍, 1/8 倍和 1/64 倍增益的信号, 其电流噪声为 $3 \mu\text{A RMS}$ 。经分析, 也可以用

于本文的电子学设计中。两种模拟前端耦合电路方案如图 4 所示。




图 4 模拟前端耦合电路(在线彩图)

(a) 隔离放大方案; (b) JUNO CC 分流方案。

隔离放大方案中, SiPM 信号在输入端与 Pi 型电阻网络经过 50Ω 阻抗匹配, 再输入 HG 和 MG 子通道信号输入运算放大器 AD8099 的同相输入端完成隔离和第一级放大, 然后由差分放大器 LTC6409 进行第二级放大和共模电压调节后, 输入波形数字化电路; LG 子通道输入信号经过 Pi 型电阻网络被衰减为 0.208 倍, 然后由差分放大器 LTC6409 进行驱动和共模电压调节, 输入波形数字化电路。

电流扇出和增益方案中, SiPM 信号输入至 JUNO CC, 分别衰减至 1 倍、1/8 倍和 1/64 倍后扇出为三路, 然后由差分放大器 LTC6409 进行差分放大和共模电压调节, 输入波形数字化电路。

模拟前端耦合电路中, 运算放大器的噪声性能对系统性能具有直接影响。AD8099 是 ADI 公司生产的高速、高带宽、低噪声、低失真运算放大器, 其增益-带宽积为 3.8 GHz , 电压噪声为 $0.95 \text{ nV}/\sqrt{\text{Hz}}$, 电流噪声为 $2.6 \text{ pA}/\sqrt{\text{Hz}}$ 。LTC6409 是 ADI 公司生产的高速、高带宽、低噪声、低失真差分放大器。其增益-带宽积为 10 GHz , 电压噪声为 $1.1 \text{ nV}/\sqrt{\text{Hz}}$, 电流噪声为 $8.8 \text{ pA}/\sqrt{\text{Hz}}$ [10-11]。二者均可以满足应用要求。

1.2 波形数字化电路

SiPM 信号在经过驱动和放大后, 输出至波形数字化电路, 完成采样和量化。采样电路的核心是开关电容阵列 (SCA) 芯片 DRS4 [12]。DRS4 是瑞士 PSI 研究所研制的第四代 SCA ASIC, 具有 8 路并行的差分采样通道, 每个通道有 1 024 个采样单元, 且在关注区间 (Region of Interest, ROI) 模式下可以仅读出其中的部分单元。DRS4 模拟带宽为 950 MHz , 1 Gsps 采样率下功耗为

110 mW/ch , 其采样时钟由内部多米诺环产生, 采样率可达 $700 \text{ Msps} \sim 6 \text{ Gsps}$ 。本文选取了 1 Gsps 采样率和 200 个采样单元的 ROI, 兼顾了较高的精度和较低的读出死时间和功耗。量化电路由 ADC 芯片 AD9252 及其外围电路组成, 其采样率最高为 50 Msps , 垂直分辨率为 14 bits, 输出为 8 通道串行低电压差分 (Low-Voltage Differential Signaling, LVDS) 信号, 符合应用需求。

由于 DRS4 芯片工作在 ROI 模式, 需要触发电路实时判别输入信号是否有效, 并在输入信号有效时停止采样, 然后读出 DRS4 芯片中存储的电压值。触发电路的关键部分是高速甄别器 TLV3604, 其传播延时仅为 800 ps , 保证触发信号的实时性。对每个 SiPM 信号, 在 HG、MG、LG 子通道各会进行一次电压甄别, 甄别阈值由直流电平产生电路提供。甄别的结果在 FPGA 内实时完成符合运算, 当符合结果满足逻辑要求时, FPGA 将控制 DRS4 芯片停止采样状态并开始读出有效的输入信号。

由于 SCA 存在采样单元幅度误差, 需要精确的直流电平进行直流偏置修正 [13-14]。此外, 模拟前端耦合电路和触发电路也均需要精确的直流电平作为参考电平或阈值电压, 因此需要直流电平产生电路提供相应电平。本系统采用高精度 DAC 芯片 LTC2600 以产生精确的直流电平, 保证系统的正常工作。

1.3 时钟电路

采样时钟质量对波形数字化系统的数据采集具有关键性的影响, 采样时钟抖动会带来孔径偏差, 引起采样波形的幅度误差, 解串时钟抖动可能造成数据误码, 这些因素均会导致系统性能下降。本系统应用锁相环

(Phase Locked Loop, PLL) 芯片 AD9522-3 和分频器 AD9513 完成去抖和分频, 为系统中各部分提供多种频率的时钟。晶振为 FPGA 提供运行时钟, FPGA 片内 PLL 接收读出电子学系统的工作时钟。可以通过更改配置决定工作时钟为晶振 (Rrystal Oscillator, OSC) 产生的本地时钟或来自高速串行收发器 (Gigabit Transceiver with Low Power, GTP) 的恢复时钟分频后得到的全局时钟, 从而满足多模块间的时钟同步需求。将 FPGA 片内

PLL 的输出发送给 AD9522, 再经过分频和扇出后得到所需频率的高品质时钟, 发送至波形数字化电路和 FPGA 逻辑。最终得到的 0.5 MHz 频率时钟, 将发送至 DRS4 芯片的参考时钟输入端, DRS4 的采样率为参考时钟的 2 048 倍, 以此实现 SCA 的 1 Gsps 采样; 最终得到的 30 MHz 频率时钟, 将发送至 ADC 参考时钟输入端与 FPGA 逻辑, 实现 ADC 的 30 Msps 量化并完成相应的数据读出过程。时钟电路结构如图 5 所示。




图 5 时钟电路结构框图(在线彩图)

1.4 FPGA 逻辑

FPGA 在读出电子学系统中承担中央控制和数字信号处理任务, 其基本功能包括 ADC 数据的接收、时间电荷信息的提取、外围电路各芯片的配置以及以太网接口通讯。以 ADC 采样数据流的方向为参照, 首先由串并转换模块接收 ADC 输出的高速串行数据, 串并转换后, 数据频率将降低为 ADC 采样频率, 易于实时处理。而后, 采样数据将被实时修正和处理, 主要内容包括幅度修正、FIR 滤波与时间修正。修正后的采样数据将完成时间和电荷信息提取。以 ROI 内前 10 个时钟周期的采样点之平均值作为基线, 再将 ROI 的其余 90 个采样

点之和减去 90 倍基线得到电荷量测量值。将 SCA 采样时钟送入计数器, 得到粗时间测量值; 以波形减去阈值后线性插值得到过零点时刻, 即为细时间测量值。将时间和电荷信息组装为 128 bits 的数据包, 进入 DDR3 数据缓冲逻辑。数据可被缓存在片外 DDR3 内, 减轻瞬时数据传输压力。此后, 由以太网控制逻辑中的 SiTCP IP Core 对数据包进行 TCP/IP 打包和传输, 经 FPGA 的 GTP 模块传输至片外, 再通过板载光纤收发器 (Small Form-factor Pluggable, SFP), 将电信号转化为光信号, 通过光纤发送至上位机完成存储和分析。FPGA 数据读出逻辑结构如图 6 所示。




图 6 数据读出逻辑结构框图(在线彩图)

2 测试内容和结果

测试平台由信号源、衰减器、原型电子学和计算机构成。其中，信号源用于产生不同波形的高质量测试信号；衰减器用于产生不同幅度的测试信号；原型电子学为待测试的电子学系统原型；上位机用于处理和储存实验数据。测试平台示意图和实物图如图 7 所示。




图 7 测试平台实物图(在线彩图)

2.1 瞬态波形测试

用信号源模拟 SiPM 探测器三种不同形状的输出信号，然后通过调节衰减器的衰减值，得到不同幅度下对应的待测信号。待测信号经过前端模拟电路处理后，将输入至波形数字化电路进行采样和量化。FPGA 接收采样结果，并直接将采样点输出至上位机，得到待测信号的瞬态采样波形。以隔离放大方案下通道 1 的 HG 子通道采集得到 100 P.E.幅度的 SiPM 波形为例，如图 8 所示。图中蓝色曲线为信号源输出的 SiPM 理想波形，红色数据点为原型电子学采集到的瞬态波形，此外图中还标注了三种不同波形的电荷测量结果，可见信号在经过模拟驱动电路后失真程度较低，且不同形状波形电荷测量结果的偏差也较低 ($\text{peak-peak} < 1.5\%$)。其余各通道的测量结果与之类似，在此略去。




图 8 输入幅度 100 P.E.信号的瞬态波形(幅度已归一化)(在线彩图)

2.2 电荷性能测试

待测信号经过前端模拟电路处理后，经 SCA 和 ADC 完成波形数字化，转换为 ADC 码值，最后在 FPGA 片内求和处理，得到信号面积，面积结果同样以 ADC 码值的形式输出，且与输入信号电荷量成正比。多次测量得到不同光电子数(对应 SiPM 信号幅度)与面积结果的转换曲线，如图 9 所示，三种不同形状波形的测试结果分别用三种颜色标出。

图 9 的测试结果表明，面积测量结果相对于输入信号电荷量具有良好的线性，符合设计预期；此外，可以通过测试结果计算得到不同形状的波形导致的电荷测量不一致性，其结果好于 4% peak-peak，满足使用需求。

对同一输入波形进行多次测量，记录其电荷测量结果的均方根误差与测量平均值的比值，得到该形状的输入波形在特定输入电荷量下的电荷测量 RMS，以此衡量原型电子学的电荷分辨率。三种形状的输入波形在全动态范围内的电荷分辨曲线如图 10 所示。

图 10 的测试结果表明，隔离放大驱动方案下，在 5 P.E. 处电荷分辨率好于 16%，在 8 000 P.E. 处电荷分辨率好




图 9 三种 SiPM 波形的输入-输出转换曲线(在线彩图)

(a) 隔离放大方案；(b) JUNO CC 分流方案。




图 10 三种 SiPM 波形的电荷分辨率测试结果 (在线彩图)

(a) 隔离放大方案; (b) JUNO CC 分流方案。

于 2% RMS。JUNO CC 分流驱动方案下, 5 P.E. 处电荷分辨率好于 25%, 在 8 000 P.E. 处电荷分辨率好于 2% RMS。结合图 9 的测试结果, 在两种驱动方案下, 不同形状波形导致的电荷测量不一致性均好于 4% peak-peak, 由此可以计算在波形形状不一致性和电荷 RMS 共同作用下, 8 000 P.E. 处的电荷测量误差均好于 3% RMS, 表明两种方案均满足指标要求, 且可以通过对比发现隔离放大方案性能相对较好。

2.3 时间性能测试

本文基于延时线法完成了时间性能的测试。测试中, 将信号源的输出经过功分器分为相同的多路信号输入至读出电子学系统, 通过统计多次测量中相邻两路 SiPM 信号间延迟之差的晃动, 计算得到时间测量精度, 这种方法消除了信号源输出信号本身晃动的影响。时间精度测试曲线如图 11, 结果表明, 对于三种不同形状的 SiPM 波形, 在 5~8 000 P.E. 测量区间内, 隔离放大方案的时间精度 RMS 好于 600 ps, JUNO CC 分流方案的时间精度 RMS 好于 800 ps, 均满足指标要求, 且对比可见隔离放大方案性能相对较好。

时间测量可采用前沿定时, 若同一时刻到达的信号具有不同的幅度, 导致过阈时间随输入幅度增大而提前, 产生 time walk 效应。为修正 time walk 效应带来的时间测量结果误差, 通过信号源另一通道输入与测试信号同步的脉冲作为参考时间, 对 5~8 000 P.E. 幅度范围各波形信号的 time walk 效应进行标定, 结果如图 12 所示。

由标定结果可见, 不同形状波形的 time walk 效应存在差别, 如果使用了不相对应的标定结果修正前沿定时结果, 将给实际应用中的时间测量带来误差, 最大可达 5 ns。因此使用数字恒比定时进行时间测量, 以获得更好的时间测量准确度, 结果如图 13 所示。可见同一形状的波形到达时刻误差小于 500 ps; 对于三种不同形状的波形而言, 上升时间不同导致的时间测量结果误差在 3 ns 以内, 满足应用需求。

恒比定时的时间测量结果已可以满足应用需求, 但不同波形上升时间的不一致性依然会导致一定的定时误差。为了达到更高的定时精度, 还尝试通过信号峰值和恒比定时过阈时间对定时结果进行补偿, 结果如图 14 所示, 可见补偿后定时误差在 1 ns 以内。




图 11 三种 SiPM 波形的时间精度测试结果 (在线彩图)

(a) 隔离放大方案; (b) JUNO CC 分流方案。




图 12 三种 SiPM 波形的前沿定时 time walk (在线彩图)

(a) 隔离放大方案; (b) JUNO CC 分流方案。




图 13 三种 SiPM 波形的恒比定时结果 (在线彩图)

(a) 隔离放大方案; (b) JUNO CC 分流方案。




图 14 上升时间补偿后三种 SiPM 波形的定时结果 (在线彩图)

(a) 隔离放大方案; (b) JUNO CC 分流方案。

3 结论

为实现切伦科夫望远镜系统中 SiPM 探测器的不同形状的信号读出, 设计了相应的前端读出电子学原型, 在 5~8 000 P.E. 的动态范围内完成 SiPM 信号的高精度时间和电荷测量, 并验证了两种前端模拟驱动电路的可行性。测试结果表明, 该电子学系统原型在全动态范围内

的时间测量精度 RMS 好于 800 ps; 在 5 P.E. 处电荷测量精度好于 30%; 在 8 000 P.E. 处电荷测量精度好于 3%, 满足应用需求。

致谢 本论文特别感谢中国科学院高能物理研究所张寿山研究员对相关工作的帮助和建议, 在此也向其他提供支持 and 帮助的老师 and 同学表示感谢。

参考文献:

- [1] CAO Z, AHARONIAN F A, AN Q, et al. *Nature*, 2021, 594: 33.
- [2] CAO Zhen, CHEN Mingjun, CHEN Songzhan, et al. *Acta Astronomica Sinica*, 2019, 60(3): 3. (in Chinese)
(曹臻, 陈明君, 陈松战, 等. *天文学报*, 2019, 60(3): 3.)
- [3] AHARONIAN F, AN Q, AXIKEGU, et al. *Chinese Physics C*, 2021, 45(8): 085002.
- [4] ACHARYA B S, AGUDO I, AL S, et al. arXiv: astro-ph: 1709.07997, 2017.
- [5] FENG Siliang, FAN Peng, HU Yifan, et al. *Acta Astronomica Sinica*, 2021, 62(1): 68. (in Chinese)
(冯思亮, 范鹏, 胡一凡, 等. *天文学报*, 2021, 62(1): 68.)
- [6] GAO Qi, CHEN Tianlu, LIU Maoyuan, et al. *Progress in Astronomy*, 2021, 39(3): 350. (in Chinese)
(高启, 陈天禄, 刘茂元, 等. *天文学进展*, 2021, 39(3): 350.)
- [7] AHARONIAN F, AN Q, AXIKEGU, et al. *The European Physical Journal C*, 2021, 81: 657.
- [8] PROKOPH H for the H. E. S. S. Collaboration. Proceedings of Science, (ICRC2019)[EB/OL].[2022-03-07]. <https://pos.sissa.it/358/732/pdf>.
- [9] BAIXERASA C, BASTIERIBO D, BIGONGIARI C, et al. *Nucl Instr and Meth A*, 2004, 518(1-2): 188.
- [10] Analog Devices. AD8099 Datasheet[EB/OL]. [2022-03-07]. <https://www.analog.com/media/en/technical-documentation/data-sheets/AD8099.pdf>.
- [11] Analog Devices. LTC6409 Datasheet[EB/OL]. [2022-03-07]. <https://www.analog.com/media/en/technical-documentation/data-sheets/6409fb.pdf>.
- [12] PAUL SCHERRER INSTITUT, 9 Channel, 5 GSPS Switched Capacitor Array DRS4 Datasheet rev. 0.9[EB/OL]. [2022-03-07]. https://www.psi.ch/sites/default/files/2020-08/DRS4_rev09_2.pdf.
- [13] LIU Jinxin. Research of High Time Precision MRPC Readout Electronics Based on SCA[D]. Hefei: University of Science and Technology of China, 2019. (in Chinese)
(刘金鑫. 基于SCA技术的高时间分辨MRPC读出电子学研究[D]. 合肥: 中国科学技术大学, 2019.)
- [14] WANG Jinhong. Research of Waveform Digitization with Switched-Capacitor Arrays[D]. Hefei: University of Science and Technology of China, 2012. (in Chinese)
(王进红. 基于开关电容矩阵的波形数字化技术研究[D]. 合肥: 中国科学技术大学, 2012.)

Design and Testing of Cherenkov Telescope Readout Electronics Prototype Based on Switched Capacitor Array

YAN Liujiang^{1,2}, ZHAO Lei^{1,2,†}, QIN Jiajun^{1,2}, GU Jinliang^{1,2}, YAN Xiongbao^{3,4}, LI Zhenyan^{1,2}, AN Qi^{1,2}

(1. State Key Laboratory of Particle Detection and Electronics, University of Science and Technology of China, Hefei 230026, China;

2. Department of Modern Physics, University of Science and Technology of China, Hefei 230026, China;

3. Institute of High Energy Physics Chinese Academy of Sciences, Beijing 100049, China;

4. School of Physical Sciences, University of Chinese Academy of Sciences, Beijing 100049, China)

Abstract: Aiming at the requirement for cosmic ray detection in Imaging Atmospheric Cherenkov Telescopes(IACT) using silicon photomultiplier(SiPM) detectors, a prototype of readout electronics is designed based on waveform digitization using the Switched Capacitor Array(SCA) ASIC. The prototype is able to read out SiPM detector signals with a wide dynamic range and then calculate the time and charge information of the input signal. The design scheme and structure of the readout electronics prototype are presented in this paper, and a series of tests are conducted to verify its performance. The preliminary results show that the time resolution of the readout system prototype is better than 800 ps RMS within the full dynamic range. The charge resolution is better than 30% at 5 P.E. and is better than 3% at 8 000 P.E.. The test results indicate that the readout system prototype meets the design requirements.

Key words: switched capacitor array; waveform digitization; time measurement; charge measurement

Received date: 18 Mar. 2022; Revised date: 21 May 2022

Foundation item: Youth Innovation Promotion Association, Chinese Academy of Sciences.

† Corresponding author: ZHAO Lei, E-mail: zlei@ustc.edu.cn