文章编号: 1007-4627(2015)01-0073-07

兰州反应显微成像谱仪实验中多路定标器的设计

高兴顺^{1,2},赵 雷^{1,2},康龙飞^{1,2},刘树彬^{1,2},安 琪^{1,2}

(1.中国科学技术大学核探测与核电子学国家重点实验室,合肥 230026;2.中国科学技术大学近代物理系,合肥 230026)

摘要:介绍了一种基于PXI总线的高精度、多通道定标器。可测量脉冲信号的最高重复频率为100 MHz,最高计数可达2⁴⁰。定标器有2种工作模式:定时计数模式和精确触发测量模式。定时计数模式工作在低计数率下(~1 MHz);精确触发测量模式可以工作在高计数率下(~100 MHz),可以满足兰州反应显微成像谱仪实验中对定标器的要求。基于可编程逻辑器件FPGA进行设计,使之变得灵活,方便进行升级和改造。

关键词:反应显微谱仪;飞行时间;定标器;PXI;FPGA

中图分类号: TL81 文献标志码: A DOI: 10.11804/NuclPhysRev.32.01.073

1 引言

反应成像谱仪是粒子碰撞实验研究的最新进展,也 是精细物理实验研究发展的趋势。反应显微谱仪通过测 量末态粒子的完全动量,得到碰撞反应的完全微分截 面,通过反演重构粒子碰撞过程,从而研究粒子碰撞过 程中的物理原理^[1]。

飞行时间 (Time of Flight, TOF) 测量系统, 是反应显微成像谱仪的重要组成部分。通过测量各种能量的粒子碰撞后到达相应探测器的 TOF, 从而计算出粒子对应的动量。为重构物理图像提供依据。

为了配合TOF测量系统读出电子学模块^[2],我们 设计了基于PXI总线^[3]的多路定标器。TOF读出电子 学模块可以给出两次触发之间各个粒子击中探测器的击 中信号(Hit)之间的相对时间关系。定标器则可以测量 两次触发之间Hit信号的个数。定标器与TOF读出电 子学模块联合工作,为离线数据分析提供判选条件,有 助于TOF测量系统的事例判选。TOF测量系统结构如 图1所示。图中TOF Module即为TOF读出电子学模 块。时钟触发扇出模块将40 MHz LVDS clock信号通 过差分电缆输出给TOF读出电子学模块和定标器模块, 作为系统工作时钟,同时它还负责接收探测器触发电 子学给出的触发信号并通过PXI机箱的星型总线扇出 给TOF读出电子学模块和定标器。TOF读出电子学模 块和定标器则通过PCI总线分别读出输入信号的时间信 息及击中的次数。



图 1 TOF 读出电子学系统结构

2 系统硬件设计

定标器的主要目标是与TOF测量模块联合工作,因此与TOF测量模块一样,基于PXI 3U模块化标准进行设计。

定标器共有8个计数通道,可以通过数据获取软件配置选通所需的通道。数据结构上与TOF读出电子学模块保持一致,便于数据处理。定标器的输入信号为NIM电平,平均重复频率为1 MHz,最高重复频率为100 MHz。定标器还有一路触发信号,同样采

收稿日期: 2014-03-24; 修改日期: 2014-05-13
基金项目: 中国科学院知识创新工程重要方向性项目(KJCX2-YW-N27); 国家自然科学基金资助项目(11079003)
作者简介: 高兴顺(1989–), 男,湖北麻城人,硕士研究生; E-mail: gxs1989@mail.ustc.edu.cn
通信作者: 赵雷, E-mail: zlei@ustc.edu.cn。
http://WWW.npr.ac.cn

用 NIM 电平,最高触发率为1 MHz。定标器计数量程 为10¹⁰,最长计数时间为20 h。

定标器共有2种工作模式: 定时计数模式和精确触 发测量模式。

定时计数模式下,由数据获取软件在软件界面上实 时显示各个通道的当前计数值,同时可以将一定的时间 间隔内各个通道的计数值保存在文件中。用户可以根据 需要,设置定标器的工作时间,也可以设置实时数据的 刷新时间和数据存储的时间间隔。实时数据的刷新时间 与数据存储的时间间隔可以配置为不同的值。

精确触发测量模式,是定标器的主要工作模式。定标器精确记录相邻两次触发信号之间Hit信号的个数和两次相邻触发之间时间间隔的大小。

2.1 硬件结构

采用可编程逻辑器件参与设计已经是数字系统设计 中现在使用的设计方法。本定标器主要为TOF系统而 设计,但也具有通用性。采用可编程器件FPGA(Field Programmable Gate Array)作为定标器核心逻辑器件, 将8个通道的计数和1个通道定时集成在一片Altera公司的Cyclone ii 系列、型号为EP2C20F484^[4]的FPGA芯片上。使用Altera公司提供的辅助设计软件,采用硬件描述语言(Verilog HDL)进行逻辑设计,并对整个逻辑进行时序仿真,检验设计的可行性。PXI接口部分同样采用可编程器件CPLD,使用已经成熟的PCI IP core,实现PXI接口逻辑。同时,因为CPLD逻辑的非易失性,可以实现FPGA逻辑的在线更新。

按照物理实验中的需求和设计指标,定标器主要 由五部分构成:信号的接收与缓冲、时钟模块、计数 逻辑、数据传输接口、工作状态显示和复位以及电源 部分,如图2所示。信号接收与缓冲单元主要实现NIM 电平到LVTTL电平的转换;计数逻辑单元基于FPGA 实现,完成计数和定时以及数据打包处理,同时实现对 存储器SDRAM的逻辑控制;数据传输接口则集成在一 片CPLD中,同时CPLD还负责控制FPGA的配置并 可实现逻辑的在线更新;工作状态显示单元用于定标器 工作状态的显示。定标器的电源部分接收PXI机箱提供 的电源并转换成各种所需要的电源电压。



图 2 定标器设计原理框图

2.2 输入信号接收与电平转换电路

定标器的输入信号采用的是NIM电平标准,而设 计中使用的逻辑器件FPGA和CPLD所使用的IO电平 标准中没有NIM电平,所以需要将输入信号电平转换 为FPGA和CPLD可以使用的IO电平。如图3所示, 电路可以将输入的NIM信号转换为LVTTL电平信号, 以符合逻辑器件的电平标准。这里所使用的电平转换 电路是NIM—ECL—LVTTL电平转换中常用的电路结 构^[5],在性能上也满足定标器信号高速变换的要求。



2.3 FPGA 逻辑

FPGA 作为定标器的核心部件,主要包括输入信号的同步、计数器、数据打包处理、数据缓存以及 FPGA

和CPLD之间的地址译码等模块。数据缓存模块包括FPGA内部FIFO和外部存储器芯片SDRAM的控制逻辑。如图4所示。



图 4 FPGA 内部逻辑图

8 个通道的计数信号经过时钟为110 MHz 的同步电路,同步后的计数信号作为40 bit 同步计数器的Enable信号。触发信号经过同步后,作为12 bit 的同步计数器的Enable信号,对触发信号进行计数。同时,触发信号也控制40 bit 的同步计数器实现定时功能。在触发信号控制下,将计数数据、定时数据和触发数据分别写入数据处理模块,按照规定的数据格式添加数据标志位后分别输出给深度为32的FIFO。按照规定的数据包格式,将所有的数据顺序写入FIFO1中。FIFO1,SDRAM和FIFO2组成数据缓存器。译码模块对CPLD给出的地址信号进行译码,对FPGA中寄存器进行读写操作。

2.3.1 输入信号同步

定标器的计数信号和触发信号在时间上都是随机

的,而设计上要求在触发信号到来时将计数值保存下 来,同时开始下一次计数。若不经过时钟同步处理,在 时序上难以满足要求,所记录的计数值也难以保证其准 确性。

对于最高达到100 MHz的信号进行同步处理,若只使用一条流水线处理,则同步时钟频率最小需要200 MHz。但所使用的计数器时钟无法达到200 MHz的速度,所以设计中采用2条流水线交替工作,同步时钟频率为110 MHz,这相当于使用220 MHz的时钟对输入信号进行同步处理,在理论上是可以达到要求的。同步电路原理图如图5所示。

输入信号同时输入上下2条同步处理流水线。 DFF1将输入信号2分频,DFF2对2分频信号同步处 理,DFF3配合与门对信号进行单时钟脉宽处理,DFF4



图 5 输入信号同步电路图

http://www.npr.ac.cn

对信号进行同步处理。DFF1输出信号Q作为另一 条流水线的门控信号。当DFF1 接收到输入信号脉 冲时,通过2输入与门开启DFF5。下一个脉冲到来 时,DFF5输出高电平信号给DFF6,同时通过与门关 闭DFF5。然后通过DFF6、DFF7、与门和DFF8进行 同步和单时钟脉宽处理。上下两条流水线分别对奇数序 号和偶数序号的脉冲进行同步和单时钟脉宽处理,然后 通过2输入或门,即可得到全序列脉冲的同步信号。经 过逻辑仿真实验,验证了此同步电路可行。

2.3.2 计数器和定时器逻辑

计数器是对输入信号的个数进行累加,而定时器则 是测量两个时间点之间的时间。在电子学上定时器也是 通过计数器来实现的。在恒定的时钟下,通过记录时间 段内的时钟周期数,可以计算出时间。

要测量一段时间内信号的个数, 启停计数是最基本 工作原理。计数开始时,启动计数器,计数停止时关闭 计数器,同时读出计数器的值,最后清零计数器,并准 备下一次计数。在单次测量时,可以采用这种计数模 式。如果需要连续不断的测量,一旦计数率较高,清零 引起的死时间将导致计数丢失。

还可以采用循环计数模式。计数器开始工作后,一 直保持工作状态而不停止。在测量的起始时刻和结束时 刻分别读取计数器的计数,这两个计数值之差就是需要 测量的信号的计数。这种模式下,因为计数器没有复位 清零,所以不会引入死时间,对于高计数率和死时间要 求较高的系统比较适用。

依据设计要求,定标器的计数量程为10¹⁰,则计数 器的位宽至少34 bit。定时量程要求为20 h, 计时精度 为1 µs,所以定时计数器的时钟频率最低为1 MHz,计 数长度为 7.2×10¹⁰, 计数器的位宽至少为 37 bit。为了 设计方便,都采用40 bit 的计数器。

如图6所示,计数器和定时器逻辑结构相同。计 数器的 Enable 端连接同步之后的计数信号。定时计数 器的 Enable 端连接重复频率为1 MHz 信号,此信号有 效电平宽度等于1个110 MHz时钟信号的周期长度。 计数器、寄存器1和寄存器2的时钟端口接110 MHz 时钟,寄存器3时钟端口接40 MHz时钟。WriteEn信 号由Trigger 信号在110 MHz 时钟下同步和延时产生, 作为寄存器1和寄存器2的Enable控制信号。在此信号 的控制下,将计数器的值写入寄存器1,同时将寄存 器1的值写入寄存器2中。而寄存器1和寄存器2的值则 通过减法器,计算出两个值的差值,即为触发间计数。 ReadEn 信号由 Trigger 信号经过 40 MHz 时钟同步和延 时产生,作为寄存器3的Enable控制信号,将减法器 http://www.npr.ac.cn

的结果存储在寄存器3中。



图 6 循环计数器原理图

对于40 bit 位宽的计数器,异步计数器的工作时钟 难以提高。因此必须使用同步计数器。同步计数器中, 采用格雷码^[6]的编码方式,可以较好地减小毛刺^[7],保 证计数结果的准确读出。这也是实际设计中常见的处 理方式。但是通过仿真, 40 bit 格雷码计数器在本设计 中使用的FPGA芯片上的工作频率无法达到110 MHz, 也就是在最高计数的工作条件下是无法正常工作的。

通过对 40 bit 的普通二进制编码的同步计数器进行 时序仿真,最高计数时钟可以达到170 MHz,大于输入 信号的最高频率,可以满足要求。因此只能使用这种40 bit 的二进制编码的同步计数器。

2.4 接口电路

定标器与上位机之间通过PCI协议通讯。要实现 一个 PCI (或PXI、CPCI) 设备的接口,最主要的办法 有2种:使用专用的接口芯片和采用 FPGA/CPLD 等可 编程数字逻辑接口^[8]。考虑到设计的灵活性和集成度, PCI 接口使用 CPLD 来实现。PCI 接口的逻辑设计采 用 Altera 提供的 PCI IP core 来完成,降低了PCI接口 逻辑设计的复杂程度,同时成熟的接口逻辑也为定标 器其他模块的调试提供方便,大大加快了设计的进度。 PCI core 配合从设备控制模块,可以实现 32 bit 数据 的单次读写。同时还可以配合主设备控制模块,将定 标器作为数据传输中的主设备,实现"中断+DMA" 的 Burst 数据传输方式,实现数据的高速读取。

2.5 读出软件

定标器的数据获取采用2种方式。在精确触发测 量模式下,数据量最高可以达到8 MByte/s,因此采 用 Master Burst Write 的方式将数据写入上位机内存 中,将定标器作为 Master 使用。而定时计数模式下,

数据则是由上位机数据获取软件通过单次数据读写的方 式来获取数据,并且实时显示在软件用户界面上。用户 软件基于 MFC 编写,软件图形界面如下图 7 所示。

经利	状态	10.7 (b.* 9(0)0.5	1##	
打开设备	时钟触发板 []]]	Leset E	采集的数据量 地址	: ox
配置设备	时间测量板1 1000	Bezet #	魚时间 数据	: ox
春入18L文件	时间测量数3	Bezet Ŧ	均传输速率1	lead Trite
开始采集	计数板 📖	Bezet	C 8194	岐の測量数1の適
结束采集	□ 使能实时数据包统计 ○ □ 保存数据文件路径 _ ②	「不動田 C 快能一维田分考 C 快能二」 院	- 0 - 0 - 0	戦3 () 測量数4 () i
1四分布 二緒日	日分布 数据包统计 命令操作	计数板		
□ 定标器数	据采集使能	数据位宽选择: 『 32bit	C 64bit	
通道选择	计数率	模式1信息	工作模式	配置
□ 通道1	0 /s	工作时间。	○ 调试 ○ 模式1[Test]	IT 打开Flash控制
□ 通道2	0 /s	时 分 秒	④ 模式2[Trigger]	读Flash标签
□ 通道3	0 /s	显示刷新时间,	C original counter	擦除Flash
		• 秒	时钟选择	写入配置
□ 通道4	10 /s	写文件刷新时间,	○ 内时钟 ○ 外时钟	读Flash
□ 通道5	0 /s	10		读配置信息
□ 通道6	0 /s	文件路径:	触发选择	Flash写保护
□ 通道7	0 /s	浏宽	○ 内触发 ◎ 外触发	重新配置FPGA
□ 通道8	0 /s	Test开始采集 Test采集结束	配置定标器	复位FPGA

图 7 (在线彩图)采集软件用户图形界面

3 电子学测试

在完成定标器硬件及其数据获取软件设计之后, 对定标器进行了各种测试。测试平台搭建如图8所 示,包括NI公司的PXI-1033机箱及PC机一台。通 过Tektronix AFG3252信号源输出2路NIM信号,分 别作为Hit和Trigger信号,连接到定标器模块的Hit 和Trigger端口,测试定标器的功能和性能。



图 8 (在线彩图)定标器测试平台

定标器有2种工作模式,均需要使用计数器和定时器。而前文中介绍了定时器逻辑的核心是计数器,所以计数器逻辑就是此定标器的核心逻辑。故我们先对设计中核心计数器逻辑进行功能测试,然后分别对2种工作模式下的定标器性能进行测试。

3.1 计数器测试

在精确触发测量模式下,修改FPGA中逻辑,在 每次触发信号到来时,读取当前计数值,如图6所示寄 存器1的值。当计数器满量程后,计数又从零开始重新 开始累加。

在100 MHz 输入信号和10 Hz 的触发信号下,连续采集数据4 h,计数器测试结果如图9 和图10 所示。



图 10 (在线彩图)计数器计数值进位修正图

图 9 中,纵坐标表示计数器的计数值,横坐标表 示触发信号计数值。即每次触发对应1个计数器计数。 图 10 中,在计数器发生进位之后,将计数器的计数值 进行修正,并每4000个点抽取1个计数点作图。从测 试结果可以看出,在整个计数量程之内,计数器均能正 常工作在最高计数率条件下。计数器在计数过程中没有 出现错误。这表明计数器可以正常工作在高计数率和长 时间的工作条件下。

3.2 定时计数模式测试







图 12 (在线彩图) 10 MHz 计数

当输入信号频率为1 MHz 时,计数的标准差为0.46。当输入信号频率为10 MHz 时,计数的标准差为0.5。

3.3 精确触发测量模式测试

此模式作为定标器的主要工作模式,与TOF测量 系统联合使用。定标器记录相邻两次触发信号之间Hit 信号的个数和相邻触发信号之间的时间间隔,由获取软 件读取数据保存在数据文件中,再进行离线分析。

定标器在这种模式下,最高计数率为100 MHz。 在100 MHz的输入信号、10 Hz 触发条件下测量定标器 计数和计时的精度,测试结果如图13 和图14 所示。







图 14 (在线彩图) 100 MHz 输入 10 Hz 触发计时

计数值为10⁷,统计得到的标准差为0.36。计时为 10⁵ μs,标准差为0.3 μs。按照所给的测试条件,计数 的理论值应该为10⁷,计时的理论值为10⁵ μs。可以看 出,测试结果与理论值相符,且达到了设计的精度要 求。而测试结果中,出现偏离中心值的计数,这是由于 与触发信号同时到来的Hit信号,有可能被计算在下一 个计数中。所以,出现一次偏小的计数,必然出现一次 偏大的计数,二者的平均值与中心值相同。

4 结论

本文中的定标器针对兰州反应显微成像谱仪 TOF 测量系统需求,基于可编程器件FPGA进行设计。 此PXI模块中可以实现8个计数通道和1个定时通道。 该定标器既可以工作在定时计数模式下,也可以实现对 两次相邻触发信号之间的输入信号个数进行精确计数。 实验室电子学测试表明,在定时计数模式和精确触发测 量模式下,此定标器定时量程大于20 h,定时精度好 于1 μs,计数量程为2⁴⁰,计数精度好于1个计数,满 足应用需求。

在具体应用中,可以根据实际情况,调整计数器的 位宽和定时长度,满足不同的应用需求,对定标器进行 升级和改造。当相邻触发信号之间的Hit信号的计数值 并不是很大时,计数器的高位没有得到充分的利用,既 耗费了FPGA资源,也限制了计数器的最高工作频率, 同时浪费了数据传输带宽。对于这些应用条件的变化, 可以通过修改逻辑设计,重新配置FPGA,即可以实现 新的逻辑电路,从而满足新的需求。

参考文献:

- MA Xinwen, ZHU Xiaolong, LIU Huiping *et al.* Sci China Ser G:Phys Mech Astron, 2008, **51**(7): 755.
- [2] ZHOU Jiawen, LIU Shubin, YIN Chunyan, et al. Nuclear Science Techniques, 2011, 22(6): 372.

- [3] PXI Hardware Specification.[EB/OL][2014-02-10]. http:// www.pxisa.org/userfiles/files/Specifications/PXIspec20.pdf
- [4] Cyclone II Device Handbook.[EB/OL][2014-02-10]. http:// www.altera.com/content/dam/altera-www/global/en_US/ pdfs/literature/hb/cyc2/cyc2_cii5v1.pdf
- [5] LI Hao, LIU Shubin, AN Qi. Nuclear Electronics and Detection Technology, 2007, 27(3): 541. (in Chinese)
 (李浩、刘树彬、安琪. 核电子学与探测技术, 2007, 27(3): 541.)
- [6] LI Li. Science Technology and Engineering, 2009, 9(23):

7158. (in Chinese)

- (李莉. 科学技术与工程, 2009, 9(23): 7158.)
- [7] SUN Xiaodong. Computer Programming Skills and Maintenance, 2010, (14): 134. (in Chinese).
 (孙晓东. 电脑编程技巧与维护, 2010, (14): 134.)
- [8] HAN Hui, XUE Zhihua, LIU Songqiu, *et al.* Computer Measurement and Control, 2005, **13**(5): 491. (in Chinese)
 (韩慧, 薛志华, 刘松秋, 等. 计算机测量与控制, 2005, **13**(5): 491.)

A Multi-channel Scaler Designed for the Experiment of the Reaction Microscope at Lanzhou

GAO Xingshun^{1, 2}, ZHAO Lei^{1,2}, KANG Longfei^{1, 2}, LIU Shubin^{1, 2}, AN Qi^{1, 2}

 State Key Laboratory of Particle Detection and Electronics, University of Science and Technology of China, Hefei 230026, China;
 Department of Modern Physics, University of Science and Technology of China, Hefei 230026, China)

Abstract: This article introduces a high resolution and multi-channel scaler based on PXI-3U standard. The maximum repetition frequency of the input signal is 100 MHz, with a counting scale up to 2^{40} . This scaler is able to operate in two working modes: counting within a certain time period or between two adjacent input trigger signals. The first mode is designed for a low counting rate (~ 1 MHz), while the second mode for a high rate (~ 100 MHz). Test results indicate that this scaler has a good performance, beyond the application requirement in the experiment of the reaction microscope at Lanzhou (ReMiLa). Besides, with the application of Field Programmable Gate Array (FPGA), this scaler module is flexible and convenient to be upgrade in future. **Key words:** reaction microscope; TOF; scaler; PXI; FPGA

Received date: 24 Mar. 2014; Revised date: 13 May 2014

Foundation item: Knowledge Innovation Program of Chinese Academy of Sciences (KJCX2-YW-N27); National Natural Science Foundation of China (11079003)